Cov txheej txheem:

Tsim ntawm SPI Master hauv VHDL: 6 Cov Kauj Ruam
Tsim ntawm SPI Master hauv VHDL: 6 Cov Kauj Ruam

Video: Tsim ntawm SPI Master hauv VHDL: 6 Cov Kauj Ruam

Video: Tsim ntawm SPI Master hauv VHDL: 6 Cov Kauj Ruam
Video: AMA record with community manager Oleg. PARALLEL FINANCE 2024, Kaum ib hlis
Anonim
Tsim ntawm SPI Master hauv VHDL
Tsim ntawm SPI Master hauv VHDL

Hauv cov lus qhia no, peb yuav tsim tus SPI Bus Master los ntawm kos hauv VHDL.

Kauj Ruam 1: Txheej txheem cej luam ntawm SPI

  • SPI yog lub tsheb npav sib txuas ua ke
  • Nws cov neeg nyiam thiab yooj yim ua rau nws ua tus qauv tseeb hauv kev sib txuas lus
  • Tsheb npav duplex
  • Cov txheej txheem yooj yim thiab ntawm cov npav loj tshaj plaws

Kauj Ruam 2: Tsim Cov Qauv Tshwj Xeeb

Nov yog cov lus qhia tshwj xeeb ntawm SPI Master peb tab tom tsim:

  • Txhawb nqa tag nrho plaub hom kev ua haujlwm; dynamically configurable
  • Lub moos pab tswj kev txuag hluav taws xob
  • Statically configurable lo lus ntev thiab nrawm
  • Ib qho cuam tshuam rau ob qho kev xa mus thiab txais tos

Kauj ruam 3: Pib Tawm

Ua ntej tshaj plaws, peb tus IP yuav tsum muaj ob qho cuam tshuam. Ib qho yog qhov sib txuas ua ke thiab lwm qhov yog sib cuam tshuam interface. Serial interface muaj de-facto tus qauv cim ntawm SPI: MOSI, MISO, SS, SCLK.

MOSI qee zaum hu ua SDO thiab MISO qee zaum hu ua SDI.

Serial interface tau siv los sib txuas lus nrog cov khoom siv sab nraud xws li., SPI qhev.

Parallel interface yog siv los sib txuas lus nrog peb tus tswv tsev xws li., Microcontroller lossis microprocessor, uas tau qhia tus Xib Hwb dab tsi cov ntaub ntawv yuav tsum raug xa tawm ib ntus thiab tau txais los ntawm cov kab txuas. piv txwv li, Txhua lub tsheb npav cov ntaub ntawv koom nrog kev sib cuam tshuam.

Peb muaj lub moos thoob ntiaj teb uas ua haujlwm sab hauv SPI kev xav, nrog rau SCLK, uas peb tsim tawm sab hauv.

Peb kuj muaj qee qhov kev tswj hwm zoo li sau ntawv pab, moos pab tau. Thiab cuam tshuam thiab lwm yam xwm txheej teeb liab.

Txij li thaum peb yuav tsum daws cov teeb meem kev tswj hwm, nws yooj yim dua los tsim cov kev sib txuas lus IPs raws li FSM. Peb yuav tsim tus tswv SPI ua tus FSM ib yam. FSM yuav raug tsav los ntawm lwm lub moos sab hauv uas yog ob zaug SCLK. Lub moos sab hauv ntawd tau tsim los siv cov ntsuas sib xws los ntawm lub ntiaj teb moos.

Txhua qhov kev tswj hwm cov cim uas hla lub moos muaj cov synchronisers kom nyob nyab xeeb dua.

Kauj Ruam 4: RTL Saib ntawm SPI Master Core thiab Simulation Waveforms

RTL Saib ntawm SPI Master Core thiab Simulation Waveforms
RTL Saib ntawm SPI Master Core thiab Simulation Waveforms
RTL Saib ntawm SPI Master Core thiab Simulation Waveforms
RTL Saib ntawm SPI Master Core thiab Simulation Waveforms

Nws yog qhov tsim RTL liab qab uas tsis muaj kev mob siab rau FPGA IPs siv. Li no nws yog tus lej nqa mus rau txhua FPGA.

Pom zoo: